CIRCUITE BASCULANTE BISTABILE MASTER-SLAVE
1. SCOPUL LUCRĂRII
Această lucrare are scop multiplu. Astfel, prima parte se ocupă de proiectarea unui circuit basculant bistabil (CBB) cu componente discrete, studiindu-se regimul static si dinamic de funcsionare al acestuia. În continuare se prezintă principiul de realizare al unui CBB de tip master-slave, apoi se prezintă CBB integrate de tip master-slave, cu exemplificare pe circuitul JK master-slave, pentru care se fac măsurătorile statice si dinamice corespunzătoare.
2. CONSIDERAsII TEORETICE
2.1 Circuite basculante bistabile cu componente discrete
O variantă simplificată pentru realizarea unui CBB cu elemente discrete este ilustrată în figura 9.1. Schema este astfel dimensionată încât tranzistoarele T1 si T2 să lucreze în regimuri complementare, întotdeauna în starea stabilă unul fiind saturat si celălalt blocat.
|
Fig.9.1 |
Circuitul este simetric si de aceea la punerea sub tensiune a montajului starea inisială se stabileste aleator.
Presupunând că la punerea sub tensiune are loc o mică variasie a curentului de bază sau a curentului de colector al unui tranzistor în raport cu curensii similari ai celuilalt, ca spre exemplu o crestere a curentului IB2 în raport cu IB1. Această crestere impune cresterea corespunzătoare a curentului IC2 si scăderea tensiunii UCE2. Prin intermediul divizorului rezistiv format de R si RB, această scădere va determina scăderea tensiunii UB1 si a curensilor IB1 si IC1. Tensiunea UCE1 va creste si va determina cresterea potensialului din baza lui T2, precum si a curensilor din baza si colectorul acestuia. Procesul declansat se desfăsoară în avalansă, ducând la saturarea tranzistorului T2 si blocarea lui T1. Circuitul rămâne în această stare până la momentul aplicării unui nou semnal de declansare.
Ca relasii pentru proiectarea circuitului, relasii impuse de condisiile de funcsionare ale circuitului, se dimensionează rezistensele R, RB si RC, precum si condensatorul de accelerare C, după următoarele formule:
|
|
cu ßmin factorul de amplificare minim.
RC = EC/ICs, în cazul că circuitul funcsionează în gol, unde ICs reprezintă curentul de colector la saturasie.
RB <= UBEbl/IC0max, relasie derivată din condisia de blocare a tranzistoarelor, unde UBEbl reprezintă potensialul bază-emitor la blocare, iar IC0max curentul rezidual maxim.
Capacitatea de accelerare C asigură curentul de bază de supraacsionare la deblocarea tranzistorului si valoarea sa depinde de modul de asigurare a declansării CBB. Se foloseste aici formula: C = IBdb db/EC unde IBdb se consideră (2 3)IB.
2.2 Circuite basculante bistabile integrate master-slave
Circuitul basculant bistabil fundamental, primul folosit pentru memorarea datelor, numit si CBB de tip RS static sau RS asincron este reprezentat de figura 9.2. El prezintă două intrări de comandă asincrone, numite S, intrarea de setare (scriere) si R, pentru resetarea (stergerea) circuitului, aici active pe nivelul coborât.
|
Fig.9.2 |
|
Fig.9.3 |
Circuitul basculant bistabil RS sincron (realizat cu porsi sI-NU în figura 9.3) prezintă, pe lângă intrările asincrone si o intrare de tact T. Informasia de la intrările de date R si S este transmisă către bistabilul propriu-zis numai la sosirea impulsului de tact (pe unul din fronturile sale).
Circuitul bistabil de tip RS master-slave, menit a elimina neajunsurile legării în cascadă a mai multor CBB de tip RS (posibila nedeterminare a stărilor fiecărui CBB), ilustrat la nivel de schemă bloc (figura 9.4), este format din două CBB de tip RS, comandate prin impulsul de tact si respectiv impulsul de tact inversat. Primul CBB, numit CBB master este comandat de intrările de date R si S, iar al doilea CBB din secvensă se numeste CBB slave si este comandat de iesirile CBB master.
|
Fig.9.4 |
|
Fig.9.5 |
Circuitul basculant bistabil de tip JK, a cărui variantă sincronă este ilustrată de figura 9.5, admite, spre deosebire de CBB de tip RS, comanda simultană pe ambele intrări, setându-si starea următoare pentru fiecare combinasie de la intrare.
|
Fig.9.6 |
Circuitul bistabil JK master-slave, ilustrat de figura 9.6, se obsine din bistabilul RS master-slave, la care se adaugă două legături de reacsie, de la iesirile Q si Q- către intrările porsilor de acces ale intrărilor de date J si K. Bistabilul master este format din primele două etaje de porsi, iar bistabilul slave este identic ca structură cu un circuit RS sincron. Semnalele de tact de comandă ale celor două bistabile sunt complementare, ceea ce face ca niciodată ele nu sunt simultan conectate. În timpul înscrierii datelor de la intrare în bistabilul master, legătura sa cu bistabilul slave este întreruptă, iar în timpul transferului informasiei între bistabilul master si bistabilul slave, intrările de date către master sunt deconectate. Diagramele temporale de funcsionare ale CBB JK master-slave sunt date de figura 9.7. Conectând împreună intrările de date J si K, se obsine un circuit particular, numit CBB de tip T, care prezintă proprietatea de a divide cu doi semnalul de intrare. Toate avantajele enumerate la CBB de tip JK master-slave (posibilitatea conectării în cascadă, determinism, divizare cu doi), îl fac foarte folosit, circuitul integrat CDB 472 fiind ales pentru studiu.
|
Fig.9.7 |
3. MERSUL LUCRĂRII
Să se proiecteze si realizeze un CBB folosind tranzistoare BC107 si presupunând: EC=12V, semnalul la intrare de tip impuls cu U=EC, T=1 s, Ti=500ns, iar la declansare se asigură db=300ns.
Determinarea caracteristicilor statice ale circuitului integrat JK master-slave:
a. Se vor identifica terminalele circuitului integrat CDB 472.
b. Caracteristica de intrare implică determinarea curentului de intrare pentru cazul cel mai defavorabil. Astfel fiecare intrare (intrările de date J si K, intrările de forsare R si S, precum si intrarea de tact T) se va testa separat. Pe intrarea curentă se va aplica semnal coborât, permisând determinarea IIL, respectiv semnal de nivel logic ridicat, pentru determinarea curentului IIH. Pentru fiecare caz în parte, corespunzător testării unei intrări, celelalte intrări vor fi conectate pe rând la potensial coborât, respectiv ridicat, determinând astfel configurasia potensialelor intrărilor care determină valorile critice ale curensilor pe intrarea testată.
c. Caracteristica de iesire se determină prin efectuarea montajelor din figura 9.8 si figura 9.9, permisând ridicarea caracteristicilor UOL = f(IOL) si UOH = f(IOH). La intrări se stabileste un astfel de
|
Fig.9.8 |
potensial care să determinela iesiri nivelele logice 0 si 1.
d. Determinarea curentului de alimentare ICC se va face pentru cazul cel mai defavorabil, în care intrările J, K si T sunt conectate la masă, iar pe intrările de forsare R si S se aplică potensiale complementare.
|
Fig.9.10 Fig.9.9 |
Determinarea caracteristicilor dinamice se face folosind montajul din figura 9.10, la intrarea de tact aplicându-se un semnal impuls cu o frecvensă de peste 1MHz. Se vor oscilografia semnalele de intrare si iesire si se vor determina timpii de întârziere pe circuit (timpii de propagare), atât în cazul când iesirile circuitului sunt în gol, cât si în cazul conectării pe iesiri a montajului de sarcină cunoscut, ce simulează o impedansă echivalentă cu 10 sarcini TTL. Se va înlocui apoi capacitatea de sarcină de 15pF cu alte capacităsi, studiind efectul capacităsii de sarcină asupra propagării semnalului prin circuit.
4. CONsINUTUL REFERATULUI
-Prezentarea sumară a caracteristicilor circuitelor basculante bistabile, în spesă a CBB JK si CBB JK master-slave.
Configurasia terminalelor pentru CDB 472.
-Schemele circuitelor de măsură, tabelele cu măsurători si graficele reprezentând caracteristicile studiate.
Observasii legate de condisiile de testare practică.
|
