CIRCUITE LOGICE COMBINATIONALE
1. SCOPUL LUCRÃRII
Sunt prezentate principalele circuite integrate MSI utilizate în implementarea funcsiilor logice combinasionale. Se studiazã funcsionarea acestor circuite si aspectele mai importante legate de utilizarea acestor circuite.
2. CONSIDERAsII TEORETICE
Circuitele studiate în aceastã lucrare reprezintã câteva dintre cele mai importante structuri combinasionale utilizate în sistemele numerice. Aceste circuite pot fi încadrate în urmãtoarele tipuri de circuite specializate:
-codificatoare, decodificatoare;
-multiplexoare, demultiplexoare;
-comparatoare;
-sumatoare;
-unitãsi logico-aritmetice (ALU).
Circuitele codificatoare sunt circuite logice combinasionale (CLC) ce codificã printr-un anumit numãr de bisi o intrare activã dintr-un numãr maxim posibil. Deoarece în realitate se pot activa simultan mai multe intrãri, pentru a evita aparisia codurilor eronate pe iesire se folosesc decodificatoare cu prioritate. Pentru circuitul SN 74178 care are 8 intrãri de date, intrarea 737w2213h 0 va fi cu prioritatea cea mai micã iar intrarea 7 cu prioritatea cea mai mare. În cazul acsionãrii simultane a mai multor intrãri, la iesire va apare adresa intrãrii cu prioritatea cea mai mare.
Circuitul este prevãzut si cu o
intrare de validare a funcsionãrii 
(Enable Input). Iesirea 
devine activã când cel pusin una
dintre intrãri este activatã, iar iesirea 
(Enable Output), utilizatã pentru
expandare, este activatã atunci când toate intrãrile de date sunt inactive.
Pentru extinderea numãrului de intrãri la 16 se poate utiliza circuitul de
expandare serie prezentat în figura 7.1.
|
Fig.7.1 |
Circuitele decodificatoare (DCD) sunt CLC care activeazã una sau mai multe iesiri (din cele maxim 2n) în funcsie de combinasia de cod aplicatã pe cele n intrãri.
|
Fig.7.2 |
Decodificarea este necesarã în numeroase aplicasii dintre care amintim decodificarea adreselor, generarea de secvense si afisarea numericã. Întrucât decodificatoarele utilizate în sistemele de afisare numericã vor fi studiate într-o altã lucrare, în continuare sunt prezentate numai decodificatoarele de tip BCD zecimal. Semnalale de intrare ale decodificatorului BCD zecimal reprezintã numere între 0 si 9 exprimate în cod BCD pe 4 bisi. Circuitul are 10 semnale de iesire fiecare iesire fiind activatã la una dintre cele 10 combinasii posibile aplicate la intrare. Aceste circuite nu au intrare de validare. Datele false (combinasii de cod nepermise în BCD) prezente eventual pe intrãrile decodificatoare de mai sus duc la stabilirea stãrii inactive pe toate iesirile. Aceasta permite utilizarea acestor circuite ca decodoare 1 din 8 cu intrare de validare, în acest scop folosindu-se intrarea cu ponderea cea mai semnificativã (figura 7.2).
|
Fig.7.3 |
Pentru realizarea unui decodificator binar 1 din 16 se pot folosi douã circuite CDB 442 conectate ca decodificatoare 1 din 8 (figura 7.3).
Circuitele de multiplexare (MUX) sunt CLC controlate de o adresã de selectare (n intrãri de adresã) care permite trecerea datelor de la una din cele 2n intrãri de date spre o iesire unicã. Intrarea selectatã poate fi transmisã la iesire direct sau inversatã în cazul circuitelor cu o singurã iesire sau în ambele moduri în cazul circuitelor cu douã iesiri. Uneori aceste circuite mai au si o intrare de autorizare sau de validare. Pentru intrãrile de date este frecvent folositã denumirea de cãi de intrare. Existã numeroase variante de circuite multiplexoare integrate. MUX de douã cãi (CDB 4157, MMC 4019), MUX de 4 cãi (CDB 4153), MUX de 8 cãi (CDB 4151) sau MUX de 16 cãi (CDB 74150). Pentru extinderea numãrului de intrãri se pot conecta mai multe multiplexoare utilizând în acest scop intrãrile de selectare.
Circuitele de demultiplexare (DMUX) sunt CLC cu o singurã intrare de date, n intrãri de selecsie (adresã) si cel mult 2n iesiri. Prin intermediul intrãrilor de selecsie, una dintre iesiri este conectatã la intrarea de date. O altã interpretare a funcsionãrii demultiplexoarelor permite specificarea cã orice DMUX poate juca rolul unui decodificator pentru semnalele de adresã cu intrarea de date consideratã ca intrare de validare. De asemenea orice decodificator binar 1 din M cu intrãri de validare poate fi utilizat ca demultiplexor.
Cele mai utilizate demultiplexoare sunt 74139-DMUX de 2 bisi, 74138 -DMUX de 3 bisi, 74155 -DMUX de 2 sau 3 bisi, 74154 -DMUX de 4 bisi.
Un demultiplexor de 3 bisi (cu 8 cãi) poate fi realizat si cu circuitul integrat MMC 4099 care este un latch adresabil de 8 bisi cu intrare comunã si iesire paralel. Data este introdusã în latch-ul selectat prin intrãrile de adresã dacã WD = 0. Latch-urile neadresate mensin starea anterioarã dacã RESET = 0 sau sunt resetate dacã RESET = 1. Dacã WD = 1 intrarea datelor este inhibatã. În acest caz toate latch-urile mensin starea anterioarã dacã RESET = 0 sau sunt resetate dacã RESET = 1.
Se poate observa cã pentru WD = 0 si RESET = 1 circuitul se comportã ca un demultiplexor de 8 cãi cu iesirile active pe 1.
Utilizând adecvat intrãrile de comandã WD si RESET se poate realiza un demultiplexor de 4 bisi (16 cãi) cu 2 circuite MMC 4099 (figura 7.4).
|
Fig.7.4 |
Cu toate cã circuitele de multiplexare si demultiplexare sunt folosite uneori pentru implementarea funcsiilor logice, marea lor utilitate s-a dovedit în proiectarea sistemelor numerice pentru a selecta semnale sau trimite semnale la o multitudine de dispozitive ale sistemului. În aplicasii ce presupun adresarea unui numãr mare de astfel de dispozitive se pot utiliza structuri (resele) arborescente sau multidimensionale de multiplexoare sau demultiplexoare (decodificatoare). O structurã arborescentã pentru realizarea unui multiplexor cu 64 de intrãri folosind 9 multiplexoare cu 8 intrãri este prezentatã în figura 7.5. Fiecare multiplexor de pe primul nivel selecteazã o intrare din 8 în funcsie de bisii mai pusin semnificativi a2, a1, a0 utilizasi în comun pentru adresare. Cel de-al doilea nivel de multiplexare selecteazã iesirile primului nivel în funcsie de codul format de bisii a5, a4, a3. În final rezultã selectarea uneia din cele 64 de intrãri în funcsie de codul de 6 bisi format cu a5, a4, a3, a2, a1 si a0 (a0 c.m.p.s bit). O configurasie de dimensiuni mai mici poate fi obsinutã prin eliminarea unor multiplexoare de pe primul nivel iar o configurasie pentru mai multe intrãri, prin adãugarea unor nivele suplimentare de multiplexoare.
În mod similar se poate extinde, sub forma unui arbore, capacitatea demultiplexoarelor. În aplicasiile în care este necesarã selectarea unui numãr mare de dispozitive este necesarã realizarea unui compromis între numãrul de conexiuni si numãrul de circuite integrate necesare pentru interconectare si selectare. Structura arborescentã de mai sus permite conectarea a 64 dispozitive prin intermediul a 8 linii, cu condisia ca aceste dispozitive sã fie conectate în module de câte 8, cu un multiplexor pe fiecare modul si un multiplexor pe modulul de bazã.
O altã solusie, des utilizatã, este folosirea pe fiecare dispozitiv a unei porsi cu un numãr mic de intrãri si o precodificare pe modulul de bazã cu circuite MSI. Spre exemplu pentru selectarea a 64 dispozitive se poate folosi o structurã de matrice bidimensionalã (figura 7.6), utilizând pe fiecare dispozitiv o poartã cu douã intrãri iar precodificatorul va avea 2 8 = 16 conexiuni de iesire. Fiecare iesire de preselecsie atacã 8 porsi realizându-se deci o încãrcare rezonabilã. Pentru un numãr mai mare de puncte selectate se poate folosi o variantã tridimensionalã.
|
Fig.7.5 |
Structura multidimensionalã poate fi utilizatã si pentru a rezova problema inversã, aceea a selectãrii unei intrãri. Pentru un selector de 64 intrãri se poate utiliza o structurã bidimensionalã ca în figura 7.7. Pe fiecare intersecsie x,y se conecteazã o poartã sI-NU cu colector în gol, cu douã intrãri pentru generarea pe y a semnalalor selectate prin decodificatorul pe x. Fiecãrei
|
Fig.7.6 |
|
Fig.7.7 |
porsi i se va aplica pe o intrare un semnal de pe o iesire a decodificatorului si pe o intrare semnalul ce trebuie multiplexat.
3. DESFÃsURAREA LUCRÃRII
3.1. Se analizeazã, utilizând cataloagele de firmã, configurasia terminalelor, tabelul de selectare a modului de lucru si schema logicã a circuitelor puse la dispozisie.
3.2. Se verificã funcsionarea acestor circuite în regim static si dinamic. În regim dinamic se va urmãri propagarea semnalului de la toate tipurile de intrãri la iesire.
3.3. Se realizeazã un decodificator binar în 1 din 16 cu circuite CDB 442 (figura 7.3) si un demultiplexor de 16 cãi cu circuite MMC 4099 (figura 7.4) si se analizeazã funcsionarea acestor scheme.
3.4. Se va înlocui schema si se va realiza un circuit de multiplexare sau demultiplexare cu structurã arborescentã de 16 cãi utilizând circuite de 8 cãi si unul cu structurã bidimensionalã de 32 cãi utilizând circuite de 8 cãi si porsi logice.
4. CONsINUTUL REFERATULUI
- Prezentarea sumarã a considerasiilor teoretice din aceastã lucrare.
- Configurasia terminalelor, tabelul de selectare a modului de lucru si schema logicã pentru fiecare din circuitele utilizate în lucrare.
- Schemele circuitelor de la subpunctele 3.3 si 3.4 si eventualele observasii privind funcsionarea acestor circuite.
|
