CIRCUITE LOGICE COMBINATIONALE
1. SCOPUL LUCRĂRII
Sunt prezentate principalele circuite integrate MSI utilizate în implementarea funcsiilor logice combinasionale. Se studiază funcsionarea acestor circuite si aspectele mai importante legate de utilizarea acestor circuite.
2. CONSIDERAsII TEORETICE
Circuitele studiate în această lucrare reprezintă câteva dintre cele mai importante structuri combinasionale utilizate în sistemele numerice. Aceste circuite pot fi încadrate în următoarele tipuri de circuite specializate:
-codificatoare, decodificatoare;
-multiplexoare, demultiplexoare;
-comparatoare;
-sumatoare;
-unităsi logico-aritmetice (ALU).
Circuitele codificatoare sunt circuite logice combinasionale (CLC) ce codifică printr-un anumit număr de bisi o intrare activă dintr-un număr maxim posibil. Deoarece în realitate se pot activa simultan mai multe intrări, pentru a evita aparisia codurilor eronate pe iesire se folosesc decodificatoare cu prioritate. Pentru circuitul SN 74178 care are 8 intrări de date, intrarea 737w2213h 0 va fi cu prioritatea cea mai mică iar intrarea 7 cu prioritatea cea mai mare. În cazul acsionării simultane a mai multor intrări, la iesire va apare adresa intrării cu prioritatea cea mai mare.
Circuitul este prevăzut si cu o
intrare de validare a funcsionării 
(Enable Input). Iesirea 
devine activă când cel pusin una
dintre intrări este activată, iar iesirea 
(Enable Output), utilizată pentru
expandare, este activată atunci când toate intrările de date sunt inactive.
Pentru extinderea numărului de intrări la 16 se poate utiliza circuitul de
expandare serie prezentat în figura 7.1.
|
Fig.7.1 |
Circuitele decodificatoare (DCD) sunt CLC care activează una sau mai multe iesiri (din cele maxim 2n) în funcsie de combinasia de cod aplicată pe cele n intrări.
|
Fig.7.2 |
Decodificarea este necesară în numeroase aplicasii dintre care amintim decodificarea adreselor, generarea de secvense si afisarea numerică. Întrucât decodificatoarele utilizate în sistemele de afisare numerică vor fi studiate într-o altă lucrare, în continuare sunt prezentate numai decodificatoarele de tip BCD zecimal. Semnalale de intrare ale decodificatorului BCD zecimal reprezintă numere între 0 si 9 exprimate în cod BCD pe 4 bisi. Circuitul are 10 semnale de iesire fiecare iesire fiind activată la una dintre cele 10 combinasii posibile aplicate la intrare. Aceste circuite nu au intrare de validare. Datele false (combinasii de cod nepermise în BCD) prezente eventual pe intrările decodificatoare de mai sus duc la stabilirea stării inactive pe toate iesirile. Aceasta permite utilizarea acestor circuite ca decodoare 1 din 8 cu intrare de validare, în acest scop folosindu-se intrarea cu ponderea cea mai semnificativă (figura 7.2).
|
Fig.7.3 |
Pentru realizarea unui decodificator binar 1 din 16 se pot folosi două circuite CDB 442 conectate ca decodificatoare 1 din 8 (figura 7.3).
Circuitele de multiplexare (MUX) sunt CLC controlate de o adresă de selectare (n intrări de adresă) care permite trecerea datelor de la una din cele 2n intrări de date spre o iesire unică. Intrarea selectată poate fi transmisă la iesire direct sau inversată în cazul circuitelor cu o singură iesire sau în ambele moduri în cazul circuitelor cu două iesiri. Uneori aceste circuite mai au si o intrare de autorizare sau de validare. Pentru intrările de date este frecvent folosită denumirea de căi de intrare. Există numeroase variante de circuite multiplexoare integrate. MUX de două căi (CDB 4157, MMC 4019), MUX de 4 căi (CDB 4153), MUX de 8 căi (CDB 4151) sau MUX de 16 căi (CDB 74150). Pentru extinderea numărului de intrări se pot conecta mai multe multiplexoare utilizând în acest scop intrările de selectare.
Circuitele de demultiplexare (DMUX) sunt CLC cu o singură intrare de date, n intrări de selecsie (adresă) si cel mult 2n iesiri. Prin intermediul intrărilor de selecsie, una dintre iesiri este conectată la intrarea de date. O altă interpretare a funcsionării demultiplexoarelor permite specificarea că orice DMUX poate juca rolul unui decodificator pentru semnalele de adresă cu intrarea de date considerată ca intrare de validare. De asemenea orice decodificator binar 1 din M cu intrări de validare poate fi utilizat ca demultiplexor.
Cele mai utilizate demultiplexoare sunt 74139-DMUX de 2 bisi, 74138 -DMUX de 3 bisi, 74155 -DMUX de 2 sau 3 bisi, 74154 -DMUX de 4 bisi.
Un demultiplexor de 3 bisi (cu 8 căi) poate fi realizat si cu circuitul integrat MMC 4099 care este un latch adresabil de 8 bisi cu intrare comună si iesire paralel. Data este introdusă în latch-ul selectat prin intrările de adresă dacă WD = 0. Latch-urile neadresate mensin starea anterioară dacă RESET = 0 sau sunt resetate dacă RESET = 1. Dacă WD = 1 intrarea datelor este inhibată. În acest caz toate latch-urile mensin starea anterioară dacă RESET = 0 sau sunt resetate dacă RESET = 1.
Se poate observa că pentru WD = 0 si RESET = 1 circuitul se comportă ca un demultiplexor de 8 căi cu iesirile active pe 1.
Utilizând adecvat intrările de comandă WD si RESET se poate realiza un demultiplexor de 4 bisi (16 căi) cu 2 circuite MMC 4099 (figura 7.4).
|
Fig.7.4 |
Cu toate că circuitele de multiplexare si demultiplexare sunt folosite uneori pentru implementarea funcsiilor logice, marea lor utilitate s-a dovedit în proiectarea sistemelor numerice pentru a selecta semnale sau trimite semnale la o multitudine de dispozitive ale sistemului. În aplicasii ce presupun adresarea unui număr mare de astfel de dispozitive se pot utiliza structuri (resele) arborescente sau multidimensionale de multiplexoare sau demultiplexoare (decodificatoare). O structură arborescentă pentru realizarea unui multiplexor cu 64 de intrări folosind 9 multiplexoare cu 8 intrări este prezentată în figura 7.5. Fiecare multiplexor de pe primul nivel selectează o intrare din 8 în funcsie de bisii mai pusin semnificativi a2, a1, a0 utilizasi în comun pentru adresare. Cel de-al doilea nivel de multiplexare selectează iesirile primului nivel în funcsie de codul format de bisii a5, a4, a3. În final rezultă selectarea uneia din cele 64 de intrări în funcsie de codul de 6 bisi format cu a5, a4, a3, a2, a1 si a0 (a0 c.m.p.s bit). O configurasie de dimensiuni mai mici poate fi obsinută prin eliminarea unor multiplexoare de pe primul nivel iar o configurasie pentru mai multe intrări, prin adăugarea unor nivele suplimentare de multiplexoare.
În mod similar se poate extinde, sub forma unui arbore, capacitatea demultiplexoarelor. În aplicasiile în care este necesară selectarea unui număr mare de dispozitive este necesară realizarea unui compromis între numărul de conexiuni si numărul de circuite integrate necesare pentru interconectare si selectare. Structura arborescentă de mai sus permite conectarea a 64 dispozitive prin intermediul a 8 linii, cu condisia ca aceste dispozitive să fie conectate în module de câte 8, cu un multiplexor pe fiecare modul si un multiplexor pe modulul de bază.
O altă solusie, des utilizată, este folosirea pe fiecare dispozitiv a unei porsi cu un număr mic de intrări si o precodificare pe modulul de bază cu circuite MSI. Spre exemplu pentru selectarea a 64 dispozitive se poate folosi o structură de matrice bidimensională (figura 7.6), utilizând pe fiecare dispozitiv o poartă cu două intrări iar precodificatorul va avea 2 8 = 16 conexiuni de iesire. Fiecare iesire de preselecsie atacă 8 porsi realizându-se deci o încărcare rezonabilă. Pentru un număr mai mare de puncte selectate se poate folosi o variantă tridimensională.
|
Fig.7.5 |
Structura multidimensională poate fi utilizată si pentru a rezova problema inversă, aceea a selectării unei intrări. Pentru un selector de 64 intrări se poate utiliza o structură bidimensională ca în figura 7.7. Pe fiecare intersecsie x,y se conectează o poartă sI-NU cu colector în gol, cu două intrări pentru generarea pe y a semnalalor selectate prin decodificatorul pe x. Fiecărei
|
Fig.7.6 |
|
Fig.7.7 |
porsi i se va aplica pe o intrare un semnal de pe o iesire a decodificatorului si pe o intrare semnalul ce trebuie multiplexat.
3. DESFĂsURAREA LUCRĂRII
3.1. Se analizează, utilizând cataloagele de firmă, configurasia terminalelor, tabelul de selectare a modului de lucru si schema logică a circuitelor puse la dispozisie.
3.2. Se verifică funcsionarea acestor circuite în regim static si dinamic. În regim dinamic se va urmări propagarea semnalului de la toate tipurile de intrări la iesire.
3.3. Se realizează un decodificator binar în 1 din 16 cu circuite CDB 442 (figura 7.3) si un demultiplexor de 16 căi cu circuite MMC 4099 (figura 7.4) si se analizează funcsionarea acestor scheme.
3.4. Se va înlocui schema si se va realiza un circuit de multiplexare sau demultiplexare cu structură arborescentă de 16 căi utilizând circuite de 8 căi si unul cu structură bidimensională de 32 căi utilizând circuite de 8 căi si porsi logice.
4. CONsINUTUL REFERATULUI
- Prezentarea sumară a considerasiilor teoretice din această lucrare.
- Configurasia terminalelor, tabelul de selectare a modului de lucru si schema logică pentru fiecare din circuitele utilizate în lucrare.
- Schemele circuitelor de la subpunctele 3.3 si 3.4 si eventualele observasii privind funcsionarea acestor circuite.
|
