Circuite logice combinationale ( CLC)

A)Un circuit logic combinational este un sistem definit prin tripletul S=(X,Y,f ), unde:

X-spatiul de intrare;

Y-spatiul de iesire;

f : X " Y este functia de intrare-iesire, care este o functie logica.

Circuitul Logic Combinational ( CLC ) poate avea una sau mai multe iesiri.Comportarea CLC este independenta de timp si este descrisa cu ajutorul functiilor booleene, explicitarea lor facandu-se print abele de adevar, expresii algebrice ( canonice,elementare,neelementare ) sau prin diagrame Veitch-Karnaugh.

In cazul general, cand se foloseste forma canonica, este utilizata preferential f.c.n.d.

Pentru minimizarea cu ajutorul diagramelor V-K este preferat lucrul tot cu f.c.n.d., alegand suprafetele marcate cu ,,1''.Pe langa comoditatea lucrului cu expresii algebrice care contin sume de produse, exista si o justificare practica: se asigura implementarea unitara a functiilor logice cu ajutorul a doua niveluri de porti de tip NAND ( care, tehnologic, sunt mai avantajoase si mai raspandite utilizand relatiile lui De Morgan.

Exista insa si cazuri in care sunt preferate alte configuratii, care conduc in final la solutii mai avantajoase din punct de vedere al numarului de CI sau al disponibilitatii acestora, renuntand la modul unitar de realizare a CLC.

Daca la implementarea a doua sau mai multe expresii logice apar termeni comuni, ei vor fi implementati pentru o singura componenta, rezultatul fiind reluat si de celelalte.

Problema alegerii circuitului logic optim din punct de vedere tehnologic impune minimizarea functiei logice corespunzatoare lui (din punct de vedere al numarului de variabile, al numarului de termeni sau, pe ansamblu, reducerea numarului de variabile si de termeni).

Blocurile logice combinationale pot indeplini functii de prelucrare, transfer conditionat sau interconectare intre alte blocuri logice.

B) Studiul CLC impune:

probleme de proiectare, care constau in alegerea optima din punct de vedere tehnologic a unor porti logice, in vederea realizarii unei scheme logice complexe, a carei functie logica se cunoaste;

probleme legate de ,,citirea'' unei scheme logice, atunci cand se cunosc intrarile si portile logi 353g611d ce care o compun;

probleme legate de evitarea hazardului combinational, care este un fenomen datorat intarzierilor care apar la propagarea informatiei prin CLC. El este caracterizat printr-un proces tranzitoriu, in cadrul caruia iesirile iau valori intermediare, diferite de cea finala.

Pentru evitarea hazardului combinational se pot utiliza circuite de uniformizare a intarzierilor pe toate canalele de propagare a informatiei sau se poate utiliza o memorie tampon care sa preia informatia de la iesirea CLC, numai dupa stabilirea variabilelor de iesire.

C) Porti logice integrate

Portile logice integrate sunt circuite integrate care au o singura iesire si care realizeaza functiile logice de baza.

1. Notatii folosite

In continuare, vor fi stabilite cateva conventii care vor fi utilizate in studiul circuitelor integrate digitale.

Notam cu I-input (intrare )

O-output ( iesire )

Lucrand in logica pozitiva, in care atribuim zero logic celui mai scazut nivel de tensiune si unu logic celui mai ridicat nivel de tensiune, consideram:

L - LOW LEVEL ( ,,0'' )

H - HIGH LEVEL ( ,,1" )

Voh - nivelul de tensiune de iesire in starea ,,1'' ( SUS )

Vol - nivelul de tensiune de iesire in starea ,,0'' ( JOS )

Vih - nivelul de tensiune de intrare in starea ,,1'' (SUS )

Vil - nivelul de tensiune de intrare in starea ,,0'' ( JOS )

Exemplu:

Vcc - tensiunea de alimentare ( la circuitele TTL );

GND - GROUND ( punct de masa );

Vdd,Vss - tensiuni de alimentare la circuitele CMOS;

NC - neconectat.

Definim ca tranzitie pozitiva a unui semnal trecerea semnalului din nivel logic jos in nivel logic sus, iar tranzitie negativa, din nivel logic sus in nivel logic jos.

Daca actionarea se face pe front, aceasta se marcheaza:

Actionarea pe palier se noteaza cu valoarea logica corespunzatoare.

Se noteaza cu cu X, in tabelele de adevar, valorile variabilelor logice care nu conteaza pentru functia respectiva.

Simbolul ,,0'' pe o intrare indica nivelul activ jos ( intrarea actioneaza pe nivelul de ,,0'' logic ).

2. Parametrii principali ai portilor logice

Curentii si tensiunile de intrare si de iesire corespunzatoare celor doua niveluri L si H

Aceste valori trebuie sa asigure compabilitatea intre circuite ( iesirea unei porti sa fie recunoscuta de intrarea urmatoarei porti, care trebuie comandata).

In figura 3.3 sunt definite, ca exemplu, caracteristicile nivelurilor logice iesire-intrare pentru circuitele CMOS si TTL standard.

FAN - OUT; FAN - IN

De obicei o poarta logica trebuie sa comande un numar de alte porti.

FAN - IN se defineste ca numarul maxim de iesiri ce pot fi conectate in paralel la o intrare.

FAN - OUT se defineste ca numarul maxim de intrari ce pot fi conectate la o iesire.

FAN - OUT = I /II

Pentru porti TTL standard FAN-OUT = 10

Marginea de zgomot de current continuu ( pentru a inlatura erorile unui sistem logic supus tensiunilor parazite ) - reprezinta diferenta dintre valorile tensiunilor garantate la iesirea unei porti care comanda si valorile tensiunilor permise la intrarea portii comandate. Cursa de tensiune intre cele doua stari binare trebuie sa fie cat mai larg posibila.

Zgomotele intalnite in sistemele logice pot fi:

zgomote externe (induse in sistem de mediul inconjurator);

zgomote in linia de alimentare ( cuplate prin distribuirea in sistemul logic a alimentarii in current continuu si/sau curent alternativ);

zgomote in linia de masa ( induse in linia de masa din cauza buclelor de masa realizate necorespunzator);

zgomote de diafonie ( sunt induse in liniile de semnal de catre liniile de semnal adiacente);

zgomote de la liniile de transmisie neadaptate, care determina aparitia reflexiilor ( reflexii in liniile de transmisie);

Zgomotul este foarte greu de analizat. El este, de cele mai multe ori, o combinatie aleatorie a mai multor tipuri dintre zgomotele mentionate. Imunitatea de zgomot a unei familii de circuite integrate este in stransa legatura cu frecventa maxima de lucru. Micsorarea timpului de raspuns al logicii determina micsorarea imunitatii de zgomot.

Timpul de propagare prin poarta - trecerea dintr-o stare in cealalta a unei porti necesita un anumit timp care reprezinta un timp de intarziere la propagare ( definit ca timpul necesitat de un digit binar pentru a fi propagat de la intrare la iesire).

Disipatia de putere pe poarta (Pd)

Prin aceasta se intelege, de regula, puterea necesara operatiilor dispozitivului logic. Cu cat creste complexitatea CI, disiparea de putere pe poarta trebuie sa scada (in directa legatura cu cantitatea de caldura ce poate fi disipata in jonctiunea semiconductorului).

Pd este definita ca fiind puterea absorbita de la sursa de alimentare de o poarta, la un factor de umplere de 50% si o frecventa suficient de joasa.

In cazul portilor TTL standard Pd este de 10 mW/poarta ; la circuitele CMOS Pd este de 1mW/poarta.

Tensiunea de alimentare

Circuitele CMOS se pot alimenta cu tensiuni VDD avand valori intre 3V si 15V, in cazul tipurilor E si F si intre 3V si 18V , in cazul tipurilor G si H.

a) Sufixele E,F,G,H care apar in codificarea circuitelor CMOS definesc tipul de capsula si gama temperaturilor de lucru.

b) Atat in cazul valorilor limita absolute, cat si in cazul conditiilor de functionare recomandate, trebuie facuta precizarea ca toate valorile de tensiune sunt masurate in raport cu potentialul terminalului VSS.

Comparativ, circuitele TTL standard accepta numai tensiuni de alimentare situate intre minimum 4.75V si maximum 5.25V.

3.Poarta SI (AND)

Iesirea portii SI (AND) ramane in starea definita ,,1'' atunci si numai atunci cand toate intrarile sale sunt in starea definita ,,1'' . Poarta realizeaza functia logica SI.. Semnalele de intrare pot fi: tensiune ridicata sau tensiune scazuta, puls sau lipsa de puls, reprezentand digitii binari UNU sau ZERO.

Functionarea unei asemenea porti este asemanatoare cu functionarea unui sir de comutatoare in serie. Doar cand comutatoarele sunt inchise simultan avem semnal la iesire si becul va lumina.

Tipuri reprezentative de porti ,,SI'' integrate in tehnologiile TTL si CMOS

4. Poarta ,,SAU'' (OR)

Iesirea portii SAU (OR) ramane in starea definita ca ,'' 1'' daca una sau mai multe intrari sunt in starea definita ca ,,1''. Poarta realizeaza functia logica SAU. Semnalele de intrare pot fi: tensiune ridicata sau tensiune scazuta, puls sau lipsa puls, reprezentand digitii binari UNU sau ZERO.

Functionarea unei asemenea porti este asemanatoare cu functionarea unui sir de comutatoare conectate in paralel. Cand cel putin o ramura a circuitului este in ,,1'' logic (comutator inchis - prezenta semnal) , becul va lumina.

Tipuri reprezentative de porti ,,SAU'' integrate in tehnologiile TTL si CMOS

5. Poarta ,,NU'' (NOT) - inversorul

Iesirea portii va fi in starea ,,0'' atunci si numai atunci cand intrarea este definita ca ,,1''. Acest circuit inverseaza pur si simplu nivelurile de tensiune. Semnalele de intrare pot fi: tensiune ridicata sau tensiune scazuta, puls sau lipsa puls, reprezentand digitii binari UNU sau ZERO.

O problema deosebita in proiectarea unui sistem o constituie interfatarea circuitelor din familii logice diferite. O solutie pentru a asigura compabilitatea o constituie utilizarea unor circuite tip buffer .Deoarece impendanta unei intrari CMOS este de natura capacitiva. In functie de frecventa de lucru, mai multe intrari CMOS pot fi comandate dintr'o singura iesire TTL Pentru a asigura interfata dintre circuite CMOS/TTL, este necesar ca iesirea CMOS sa poata absorbi un curent suficient in starea LOW, la o tensiune maxima la iesire de 0.4 V. In tabelul de mai jos este precizat FAN-OUT-ul minim si tipic al circuitelor buffer, in cazul interfatarii cu circuite TTL.

Tipuri reprezentative de porti ,, NU'' integrate in tehnologiile TTL si CMOS

Schema logica a unui BUFFER

6.Poarta ,,SI-NU'' (NAND)

Iesire portii SI-NU (NAND) ramane in starea definita ca ,,0'' atunci si numai atunci cand toate intrariile sunt in starea definita ca ,,1''.Poarta realizeaza functia logica SI-NU. Semnalele de intrare pot fi : tensiune ridicata sau tensiune scazuta, puls sau lipsa puls, reprezentand digitii binari UNU sau ZERO.

Considerand trei variabile de intrare A,B,C, sa se reprezinte simbolul,functia booleana,circuitul echivalent si tabelul de adevar pentru o poarta SI (AND).

Simbolul,circuitul echivalent si tabelul de adevar al unei porti SI-NU cu trei intrari.

Functionarea acestui circuit este identica cu functionarea unor comutatoare conectate in serie si conectate in paralel pe o sarcina (bec). La deschiderea unui singur contact curentul va circula prin sarcina ( se va aprinde becul).

Tipuri reprezentative de porti ,,SI-NU'' integrate in tehnologiile TTL si CMOS

7.Poarta ,, SAU-NU'' (NOR)

Iesirea portii SAU-NU ramane in starea definita ,,1'' atunci cand nici una dintre intrarile sale nu este in starea definita ca ,,1'' ( toate intrarile sunt in starea definita ca ,,0'' ) .Poarta realizeaza functia logica SAU-NU . Semnalele de intrare pot fi: tensiune ridicata sau tensiune scazuta, puls sau lipsa puls, reprezentand digitii binari UNU sau ZERO.

Functionarea acestei porti este identica cu a unui circuit format din comutatoare conectate in paralel pe o sarcina (bec). Pentru ca becul sa lumineze, este necesar ca toate comutatoarele sa fie deschise.

Considerand trei variabile de intrare A,B,C, sa se reprezinte simbolul, functia booleana, circuitul echivalent si tabelul de adevar pentru o poarta SAU-NU (NOR).

Tipuri reprezentative de porti ,,SAU-NU'' integrate in tehnologiile TTL si CMOS

8. Poarta neinversoare

Poarta neinversoare realizeaza functia logica identitate ( variabila de iesire este identica cu cea de la intrare).

Poarta neinversoare poate fi utilizata ca element de temporizare.

Elementul de temporizare (DELAY) este acel element in care fiecare intrare cauzeaza o tranzitie intarziata in timp la iesire. Elementele de intarziere sunt utilizate in cazurile in care un semnal trebuie retinut un timp (de exemplu, pentru a evita hazardul combinational).

9. Poarta ,,SAU-EXCLUSIV'' (XOR)

Iesirea portii SAU-EXCLUSIV va fi in starea definita ca ,,1'' logic atunci si numai atunci cand o singura intrare definita ca ,,1'' logic.

Simbolul portii SAU-EXCLUSIV si tabelul de adevar sunt cele din figura urmatoare.

In cazul portilor TTL, in vederea realizarii unor timpi de propagare mai buni si ai unei imunitati la zgomot mai bune, intrarile neutilizate se mentin in ,,1'' logic, ,,0''logic prin conectarea lor intr-una din urmatoarele variante.

a)     La o sursa independenta de 2,4-3,5 V

b)    La intrari utilizate, care indeplinesc aceeasi functie

c)     La Vcc printr-o rezistenta de 1k

d)    La iesirea unei porti care furnizeaza permanent ,,1'' logic sau,,0'' logic.

Bibliografia

Frandos s ...................Mecatronica, Editura Economic

Robert M.  Preuniversitaria, Bucuresti, 2006

2. Fratiloiu Gh. ..............Electrotehnica si electronica aplicata,

Ţugulean A. Ed. Didactica si pedagogica, Bucuresti, 2005

Mares F. .......Elemente de comanda si control, Editura

si colectiv  Negro, Galati, 2001

4. Calin S. ...... Aparate si echipamente de automatizare,

Ed. Didactica si pedagogica, Bucuresti,1996

Trifu A. ........Electronica digitala, Editura Economica

Preuniversitara, Bucuresti, 2000

Festo . ........Manual pentru mecatronica si electronica