REALIZAREA FUNCsIEI LOGICE CABLATE

REALIZAREA FUNCsIEI LOGICE CABLATE

CU CIRCUITE LOGICE

1. SCOPUL LUCRÃRII

Se vor studia circuitele logice cu colector deschis respectiv cu drenã deschisã si circuitele cu trei stãri. Se vor analiza de asemenea posibilitãsile de realizare a magistralelor utilizând funcsia cablatã.

2. CONSIDERAsII TEORETICE

Un dezavantaj important al circuitelor integrate TTL sau MOS cu structurã obisnuitã este cã nu permit realizarea funcsiei sI cablat (uneori impropriu denumitã SAU-cablat sau SAU-fantomã), adicã legarea iesirilor împreunã pentru a obsine funcsia logicã sI. Acest mod de lucru este destul de solicitat în construcsia sistemelor numerice, în special în elaborarea magistralelor.

Sã considerãm douã porsi TTL de tip sI-NU cu structurã obisnuitã (etaj de iesire în contratimp) ale cãror iesiri sunt cuplate în paralel (figura 5.1). Dacã ambele iesiri sunt simultan în 0 logic sau în 1 logic circuitul funcsioneazã corect. În cazul în care o iesire se aflã în 0 logic si alta în 1 logic se realizeazã practic punerea la masã a tranzistorului Q₃², curentul prin acesta fiind limitat numai de dioda D₃² si rezistensa R₄² de 130 . Aceasta determinã disiparea unei puteri excesiv de mari în tranzistoarele Q₄¹ si Q₃² si în rezistensa R₄². Drept consecinsã, parametrii porsii se modificã, sau se distrug tranzistoarele prin ambalare termicã.

Dacã iesirile a douã porsi MO 14114h79o S se conecteazã în paralel, în cazul în care o iesire este în 1 logic si alta în 0 logic, nivelul de tensiune de la iesire este determinat de divizorul de tensiune format de tranzistoarele cu canal n si p aflate simultan în conducsie.

Circuitul de iesire al configurasiilor CMOS realizat cu tranzistoare cu efect de câmp complementare, la care intensitatea curentului este comandatã prin tensiunea de intrare , permite reprezentarea tranzistoarelor MOS de la iesire prin rezistense controlate prin tensiunea aplicatã între electrodul de comandã si electrodul sursã. Valoarea divizorului rezistiv ce decide nivelul tensiunii de iesire este rezultatul a diferite combinasii ale impedanselor canalelor n si p din circuitul de iesire, blocate sau deschise. Din acest motiv, impedansa de iesire va avea valori dependente de starea logicã a iesirii, de tipul circuitului si numãrul intrãrilor comandate. Valoarea impedansei de iesire depinde de asemenea de tensiunea de alimentare si temperatura ambiantã.

Din datele de catalog rezultã cã impedansa de iesire a circuitului MMC 4011, la o tensiune de alimentare de 5 V este Z_n=10³ în starea 0 logic si Z_p=10³ în starea 1 logic. Pentru circuitul MMC 4001, în aceleasi condisii rezultã Z_p=10³ în starea 1 logic si Z_n=500 în starea 0 logic.

Având în vedere aceste caracteristici, consecinsa conectãrii în paralel a iesirilor a douã porsi sI-NU (MMC 4011) ar fi o tensiune de 0.5 V_DD în cazul în care o iesire este în 1 logic si alta în 0 logic, tensiune care nu este adecvatã pentru comanda circuitelor logice CMOS.

Pentru a cupla, totusi, în paralel mai multe porsi se utilizeazã circuite de tip colector în gol sau circuite cu trei stãri.

În schema electricã a porsii TTL cu colector în gol se pãstreazã în întregime etajul de intrare si separatorul de nivel utilizate în construcsia porsii fundamentale. S-a modificat însã etajul de iesire din care s-a pãstrat numai tranzistorul Q₄ (figura 5.2). În acest caz, colectoarele tranzistoarelor Q₄ aparsinând diferitelor circuite pot fi legate împreunã, punctul comun fiind conectat printr-o rezistensã la sursã. Existã circuite cu colector în gol pentru care sursa poate fi de 5V, 15V, 30V, permisând astfel obsinerea la iesire si a altor nivele de tensiune pentru starea 1 logic decât nivelul TTL.

Rezistensa comunã nu este inclusã în structura integratã, ea fiind calculatã de proiectantul schemei în funcsie de numãrul porsilor conectate împreunã (n) si de numãrul porsilor TTL care trebuie comandate de cãtre aceastã iesire comunã (N).

O valoare mare a rezistensei comune (R_c) va reduce consumul de putere dar mãreste impedansa de iesire. Deoarece o valoare ridicatã a impedansei de iesire va mãri întârzierea în propagarea semnalelor si sensibilitatea la zgomot, este necesar un compromis între timpul de comutare si consumul de putere.

Calculul rezistensei R_c se face în funcsie de nivelul logic de la iesirea comunã, de curentul debitat de porsile conectate în paralel si de curensii absorbisi de porsile comandate.

În cazul nivelului 1 logic la iesire va rezulta:

iar pentru nivelul 0 logic la iesire:

Valorile rezistenselor de sarcinã se calculeazã în urmãtoarele condisii:

V_cc=5V±5%, I_OHmax=250 A, I_OLmax=16mA, I_ILmax=1.6mA, I_IHmax=40 A, V_OHmin=2.4V, V_OLmax=0.4V.

În cazul unei singure porsi, cu încãrcare maximã prin calculul lui R_Lmin rezultã o rezistensã infinitã. Neavând altã solusie, se constatã experimental cã o rezistensã R_L=4k satisface condisiile de 1 si 0 logic la iesire.

Având de exemplu de realizat funcsia implementatã în figura 5.3 este necesarã o logicã pe trei nivele ceea ce duce la o întârziere mare. Aceeasi funcsie se poate implementa cu circuite cu colectorul în gol. Funcsia realizatã poartã numele de sI-cablat (simbolul punctat).

Circuitul realizeazã funcsia sI între iesirile porsilor sI-NU. Întregul circuit realizeazã funcsia sI-SAU-NU pentru grupul de variabile de la intrarea porsilor sI-NU. Aceasta explicã denumirea improprie de SAU-cablat (uneori SAU-fantomã) care nu este corectã deoarece adevãrata funcsie ce se realizeazã prin conectarea în paralel a porsilor cu colectorul în gol este sI-cablat.

Valoarea rezistensei R_c rezultã mult mai mare decât cea a rezistensei R₄ utilizatã de etajul de iesire în contratimp. Acest lucru are influensã negativã asupra vitezei de comutare si a imunitãsii la zgomot.

Impedimentele introduse de rezistensa R_c sunt înlãturate în cazul circuitelor cu trei stãri (TSL - Three State Logic). În circuitul de iesire în contratimp al unei porsi TTL în permanensã unul din tranzistoarele Q₃ sau Q₄ conduce. Dacã s-ar putea realiza blocarea ambelor tranzistoare, atunci circuitul de iesire ar fi izolat si, vãzutã dinspre iesire, poarta TTL s-ar putea prezenta ca o impedansã mare. Circuitul ar dispune atunci de trei stãri (funcsionând totusi binar): starea 0 logic, starea 1 logic si starea de impedansã mare, care lasã iesirea flotantã atunci când cele douã tranzistoare sunt blocate.

Schema unui inversor TTL cu trei stãri se prezintã în figura 5.4.

Intrarea de inhibare I permite funcsionarea ca un inversor obisnuit dacã I=0. Dacã I=1, B=0, D se deschide, Q₁ se satureazã, Q₂ si Q₄ se blocheazã, Q₃ se va bloca si el deoarece prin dioda D deschisã potensialul bazei sale coboarã la 0.7V deci circuitul va prezenta la iesire o impedansã mare (HZ - înaltã impedansã).

În regim dinamic, pe lângã timpii de propagare cunoscusi t_PLH si t_PHL mai apar urmãtorii parametrii:

- timpii de stabilire a impedansei ridicate plecând din starea 0 logic t_LZ, respectiv din starea 1 logic, t_HZ;

- timpii de iesire din starea de înaltã impedansã si trecerea în starea 0 logic, t_ZL, respectiv în starea 1 logic, t_ZH.

Având în vedere aceste întârzieri se ajunge la valori în jur de 25 ns pentru timpul total de propagare prin astfel de porsi. Aceastã valoare este superioarã celei caracteristice porsilor TTL obisnuite dar este mult inferioarã celei obsinute în cazul circuitelor cu colector în gol.

O posibilitate de obsinere a stãrii de înaltã impedansã la iesire este oferitã si de circuitele TTL, seria normalã, CDB 450 si CDB 454, prin utilizarea intrãrii de expandare ca intrare de inhibare.

si în cazul circuitelor CMOS se pot realiza etaje de iesire care sã poatã fi aduse într-o stare de înaltã impedansã. Un astfel de etaj consine douã tranzistoare cu canal n si douã tranzistoare cu canal p (figura 5.5). O pereche de tranzistoare p-n opereazã cu funcsie de inversor standard, iar cea de-a doua pereche funcsioneazã ca un comutator închis-deschis comandat de intrarea de validare E (enable).

Dacã intrarea E este în starea 1 logic, tranzistoarele Q₁ si Q₃ sunt deschise iar iesirea poate prezenta nivelele 1 si 0 logic. Când intrarea E este în starea 0 logic, indiferent de nivelele logice prezentate la intrare impedansa de iesire este ridicatã (mai mare de 10¹⁰ la 25 C).

În construcsia magistralelor se utilizeazã pe scarã largã atât circuitele cu colector în gol cât si cele cu trei stãri. La liniile magistralei se conecteazã atât elemente emisãtoare (iesirea conectatã la magistralã) cât si receptoare (intrarea conectatã la magistralã). Pentru o funcsionare corectã a magistralei este necesar ca la un anumit moment dat sã aibã accesul la magistralã doar un singur emisãtor, numãrul receptoarelor fiind nelimitat.

Unui circuit legat la o magistralã i se atribuie, de regulã, în sistem o funcsionare atât de emisãtor, cât si de receptor. În acest caz, intrãrile de comandã trebuie sã permitã atât înscrierea (iesirea) unui cuvânt pe magistralã, cât si citirea (intrarea) unui cuvânt de pe magistralã. Printr-un semnal de comandã RD (read), de autorizare a citirii, cuvântul de pe magistralã este introdus în circuit prin porsi sI iar printr-un semnal de autorizare a iesirii pe magistralã WR (pentru circuite cu colector în gol - figura 5.6.a) respectiv (pentru circuite cu trei stãri - figura 5.6.b) cuvântul din circuit este înscris pe magistralã. Pentru ca atunci când nu existã activitate pe magistralã (toate emisãtoarele sunt invalidate) toate liniile sã aibã acelasi potensial, acestea

se conecteazã prin rezistense de ridicare la 1 logic. Dacã la magistralã sunt cuplate numai circuite TTL, în locul rezistenselor de ridicare, se pot utiliza terminatori de magistralã (grup de rezistense montate la extremitãsile traseelor magistralei pentru adaptarea împotriva reflexiilor) figura 5.6.c.

3. MERSUL LUCRÃRII

Se studiazã modul de funcsionare a porsilor cu colector în gol puse la dispozisie. Pentru 1 logic la iesire se mãreste R_c pânã V_OH scade sub 2.4V. Se noteazã valoarea R_cmax si se comparã cu cea calculatã. Pentru 0 logic la iesire se micsoreazã R_c pânã când V_OL creste peste 0.4V. se noteazã valoarea R_cmin si se comparã cu cea calculatã. Se repetã operasiile de mai sus pentu diferite încãrcãri.

Se verificã tabelul de adevãr al funcsiei logice realizate de circuitul din figura 5.3.b. Se încarcã circuitul realizat cu 10 sarcini TTL si se studiazã comportarea în regim dinamic a schemei aplicând la una din intrãri un semnal de la un generator de impulsuri. Frecvensa de lucru va fi de minimum 1MHz. Se va studia comportarea circuitului dacã la iesire se conecteazã si un condensator de 2000pF.

Se studiazã parametrii statici si comportarea dinamicã a circuitelor cu trei stãri. Se analizeazã funcsionarea unui circuit cu trei stãri realizat cu porsi de transmisie.

Se realizeazã circuitul din figura 5.6.a si se analizeazã comportarea în regim static si dinamic. Utilizând datele de catalog si schema internã se va analiza comportarea acestui circuit în regim static si dinamic.

Se realizeazã circuitul din figura 5.6.b si se comparã rezultatele cu cele de la punctul 3.4.

4. CONsINUTUL REFERATULUI

- Prezentarea sumarã a circuitelor cu colector în gol si cu trei stãri TTL si CMOS.

- Configurasia terminalelor pentru circuitele utilizate în lucrare.

- Schemele realizate cu completarea numerotãrii terminalelor, tabele de mãsurãtori, reprezentãri grafice ale caracteristicilor.