Unitate centrala cu µP 8086 in modul maxim

Unitate centrala cu µP 8086 în modul maxim

Modul de lucru maxim în configuratia aferenta se recomanda în cazul unor aplicatii ample si complexe (mai cu seama în sisteme multiprocesor).

Deosebirea esentiala fata de modul minim este faptul ca în aceasta configuratie (mod) semnalele de comanda necesare pentru comunicare si transfer dintre µP pe de o parte si memorii si porturi pe de alta parte, sunt generate de un circuit specializat si anume controlerul de magistrala 8288.

Schema functionala a unei unitati cu 8086, în modul maxim se prezinta în figura 2.11.

Din figura se observa deosebirea functionala fata de modul minim si anume ca semnalele de comanda a transferurilor catre/dinspre porturi si memorii sunt generate de controlerul de magistrala 8288.

Semnalele de intrare specifice pe baza carora se genereaza cele de comanda (de iesire) sunt receptionate de la µP si sunt , . Ele codifica tipul de ciclu pe care îl va executa µP, codificarea corespunzand tabelului 2.1.

tabelulu 2.1

Vizavi de aceasta deosebire este utila cunoasterea structurii si functionarii controlerului de magistrala.

Controlerul de magistrala 8288

Pe lânga functia de generare a semanlelor de acces si contro al magistralelor, acest circuit are si rolul de a amplifica semnalele generate, pentru a se putea actiona un numar relativ mare de componente (corespunzatoare modului maxim).

Schema terminalelor controlerului se prezinta in figura 2.12.

Semnificatia intrarilor este urmatoarea:

, , - intrari ce primesc informatia de stare (cu aceleasi notatii) de la µP

- prezinta în forma codificata tipul de ciclu ce îl va executa µP

- IOB (Input Output Bus Mod) - prin ea se selecteaza modul de lucru al circuitului dupa cum urmeaza:

- este comandata magistrala de intrare / iesire

Acest mod de comanda se utilizeaza atunci când magistrala de I/O este separata de magistrala de sistem. În aceasta situatie semnalele de control ale magistralei de I/O se activeaza independent de semnalul .

- este modul de comanda a magistralei sistem

În aceasta situatie generarea semnalelor de comanda va fi validata de semnalul .

(Address Enable) - intrare de validare a semnalelor de comanda pentru transferuri (cu memoriile si cu porturile)

Semnificatia acestui semnal se precizeaza în corelatie cu IOB.

- CEN (Control Enable) - este o intrare de validare a circuitului, care comanda urmatoarele situatii, dupa cum urmeaza:

determina trecerea semnalelor de comanda în stare inactiva, ceea ce determina trecerea => DEN si - trec în stare inactiva.

- CLK - intrare de tact de la generatorul de tact GT (8284A)

Semnificatia iesirilor este urmatoarea:

- (Memory Read Command) - iesire de comanda a citirii din memorie

- (MemoryWrite Command) - iesire de comanda a scrierii în memorie

- (Advanced Memory Write Command) - iesire de comanda avansata pentru scrierea în memorie

- (Input Output Write Command) - iesirea de comanda pentru scrierea în porturi

- (Advanced Input Output Command) - iesire de comanda avansata pentru scrierea în porturi

- iesire de comanda, care furnizeaza semnalul de acceptare a unei cereri de întrerupere mascabila

- DEN (Data Enable) - semnal de validare a transferurilor pe magistrala de date, care comanda circuitele de separare de pe liniile de date

(Data Transmit/Receive) - iesire de stabilire a sensului transferului de date pe magistrala, dupa cum urmeaza:

Se afectueaza Transfer (Transmitere) de semnal de la microprocesor

Se afectueaza Transfer (Receptie) la microprocesor

- ALE (Address Latch Enable) - iesire de demultiplexare a magistralei de adrese/date a microprocesorului

(Master Cascade/Peripheral Data Enable) este un semnal care are rol dublu si anume:

- În modul de comanda a magistralei sistem (IOB=0) este MCE si functioneaza în ciclul de acceptare a unei cereri de întrerupere, atunci când mai multe controlere genereaza cereri de întrerupere.

- În modul de comanda a magistralei de intrare/iesire (IOB=1) este si valideaza transferul de date pe aceasta magistrala

CAPITOLUL 3

Microprocesorul 386

1. Generalitati

De la microprocesorul 8086 evolutia microprocesoarelor fabricate de Intel a continuat, relevanti pana la 386 fiind urmatorii pasi:

- Microprocesorul 80186 pe 16 biti

- Microprocesorul 80286 pe 16 biti care implementeaza pentru prima data un sistem performant de gestionare a memoriei. Acest sistem este utilizat la toate

mircroprocesoarele ulterioare.

- Microprocesorul 80386

Acesta are cateva caracteristici de ordin general care trebuie precizate si anume:

a)     32 biti - atât pentru magistrala de date, cât si pentru registrele interne

b)    Viteza crescuta fata de cele anterioare întrucât:

- a fost marita frecventa tactului

- au fost operate modificari structurale

- s-au realizat un numar sporit de blocuri interne ce pot lucra independent

- s-a implementat generarea în avans a adreselor

c) Facilitati de autotestare si depanare a memoriei

2. Terminalele microprocesorului 386

Microprocesorul 80386 este inclus într-o carcasa cu 132 de terminale, schema terminalelor sale prezentându-se în figura 3.01, semnificatia lor fiind prezentata în continuare grupat conform cu tipul si functiunile îndeplinite, dupa cum urmeaza:

a.      Semnale de comanda de intrare:

- PEREQ (Proccesor Extension Request) - cerere de trasnfer de date a coprocesorului catre procesor

- (Busy) - coprocesorul semnaleaza ca este ocupat

(Error) - coprocesorul arata aparitia unei erori

- INTR (Interrupt Request) - cerere de întrerupere mascabila

NMI (NonMascable Interrupt Request) - cerere de întrerupere nemascabila

- REST (System Reset) - initializarea microprocesorului

- CLK2 (Clock 2) - tact

- HOLD (Bus Hold Request) - cerere catre µP de cedare a magistralelor

- (Next Address) - solicitare catre µP, de generare în avans a unei adrese (pentru a se elimina asteptarile nedorite)

- (Bus Size 16) - arata ca datele transferate sunt structurate pe 16 sau 32 biti

- READY (Bus Ready) - cerere catre µP de asi lungi ciclul întrucât memoria sau portul accesat/a este prea lent/a

b.     Iesiri de comanda si stare:

- HLDA (Bus Hold Acknoledge) - acceptare (a µP) de cedare a magistralelor

- , ,, (Byt Enable) - iesiri care arata dimensiunea operandului transferat, fiecare furnizand informatii biunivoce asupra cate unui octet, conform corespondentei:

↔ D00÷D07

↔ D08÷D15

↔ D16÷D23

↔ D24÷D31

(Memory/IO) - arata elementul cu care µP face transfer de date (cu memoria sau cu porturi)

(Write/Read) - arata tipul de ciclu executat (scriere/citire)

(Data/Control) - arata tipul de ciclu executat (transfer de date/instructiuni,acceptare de cereri de întrerupere etc.)

- LOCK (Bus Lock) -microprocesorul semnaleaza ca nu vrea sa cedeze magistralele

- (Address Status) - arata ca liniile de adrese , , sunt valide

c.     Alimentari

- Vcc (System Power) - alimentare cu tensiune continua + 5V

- Vss (System Ground) - masa sistemului (0V)

d.     Magistrale

- A00 - A31 (Address Bus) - magistrala de adrese

- D00 - D31 (Data Bus) - magistrala de date

3. Structura microprocesorului 386

Pentru asigurarea unei viteze sporite de lucru microprocesorul 386 este organizat în 3 blocuri functionale si anume:

- Blocul central de prelucrare BCP

- Blocul de gestionare a memoriei BGM

- Blocul de interfata cu magistralele BIM,

asa cum se observa în figura 3.02. La rândul lor, fiecare din blocurile enumerate are mai multe unitati componente, dupa cum urmeaza:

a. BCP are în componenta urmatoarele unitati:

- unitatea centrala de executie UCeEx

- unitatea de decodificare UDec

- unitatea de aducere în avans a instructiunilor UAdIn

b. BGM are în componenta urmatoarele unitati:

- unitatea de segmentare USeg

- unitate de paginare UPag

c. BIM - unitate de interfata cu magistralele UinMa

Unitatea centrala realizata cu microprocesorul 386

Pentru realizarea unei unitati central cu microprocesor în jurul acestuia trebuie grupate si conectate cu acesta circuite specifice de transfer unidirectional si bidirectional pentru al datelor si adreselor.

Semnalele de comanda catre microprocesor se transfera (aplica) direct, iar cele de iesire sunt amplificate, asa cum rezulta din schita explicativa din figura 3.04.

ASBi - amplificatoare repetoare bidirectionale

ASUn - amplificatoare repetoare unidirectionale

Întrucât microprocesorul 386 vede memoria ca fiind împartita în 4 blocuri.

pentru a înscrie în memorie este necesara generarea unor semnale notate:

; ; si ,

pe baza comenzilor:

W/, M/ si ; ; ; .

Schema bloc a circuitului pentru generarea semnalelor de scriere în memorie se prezinta în figura 3.07. De altfel ea este "transpunerea bloc" a frazelor anterioare. Schema de principiu se prezinta în figura 3.08.

CAPITOLUL 4

Microprocesoarele Pentium II si Pentium III

1. Generalitati

Evolutia despre care am vorbit la începutul capitolului precedent, s-a accelerat dupa elaborarea microprocesoarelor 386 si 486.

În acest sens au fost dezvoltate microprocesoarele Pentium: PI, PII, PIII si PIV. Dintre ele este reprezentativ Pentium II din motive ce vor rezulta în continuare.

Microprocesorul Pentium II este unui evoluat care face parte din familia P6 de microprocesoare. Ele se caracterizeaza prin:

- implementarea conceptului de executare dinamica

- existenta a 2 nivele de memorie cache:

L1 - 16Ko pentru date

L2 - 16Ko pentru instructiuni

- unificata - 512 Ko

este pe acelasi modul cu microprocesorul

dispune de magistrale distincte pentru transferul dintre microprocesor si L2

- frecventa de tact - 230MHz - 500MHz

- existenta unor facilitati de autotestare.

- ca si realizare hardware, microprocesoarele PII se plaseaza împreuna cu memoria cache L2 într-un modul distinct numit S.E.C.C. (sau S.E.C.) - Single Edge Contact Cartridge. El se conecteaza la placa de baza printr-un conector serial numit Slot1.Acest modul contine si

Modulul mai include si sistemul deracirealmicroprocesorului.

2. Arhitectura PII

Arhitectura microprocesorului PII este realizata în jurul conceptului de executie dinamica a instructiunilor, revolutionar din punct de vedere al optimizarii executarii instructiunilor.

Structura necesara pentru implementarea executiei dinamice se prezinta în figura 4.01.

Aceasta structura contine o partea specifica care nu exista la microprocesoarele precedente si anume Rezervorul de instructiuni. Aici sunt aduse în avans si depuse instructiunile.

De aici, dupa retinere si ordonare sunt preluate spre Analiza si Executie de unitatea corespunzatoare.

Structura aferenta executiei dinamice este integrata cu arhitectura calculatorului PII conform schemei bloc din figura 4.02

Conform axesteia, în prima etapa functionarea rezulta dupa cum urmeaza:

1. Unitatea de Aducere - Decodificare are schema bloc din figura 4.03 Conform informatiei furnizate de "Urmatorul IP" din memoria cache L1 I se transfera unitatii o linie de 16 octeti

Informatia din "Urmatorul IP" este furnizata de blocul Tampon Directie Salt care efectueaza previzionarea directiei de executie a programului (în cazul în care intervin salturi, întreruperi, etc).

Instructiunile se convertesc în microinstructiuni iar cele complexe sunt completate cu microcoduri.

În continuare microinstructiunile se combina, li se ataseaza informatia de stare, iar ansamblul ajunge în Rezervorul de instructiuni.

2. Unitatea de Analiza Executie

are o structura complexa, prezentata în figura 4.04, conform sarcinilor îndeplinite, adica:

1. alegerea din Rezervorul de instructiuni a unei microinstructiuni

planificarea executiei

executia propriu-zisa

Functionarea este urmatoare:

a)     o microinstructiune are toti operanzii => Se verifica disponibilitatea resurselor necesare

exista resurse. Blocul de planificare scoate din Rezervorul de instructiuni microinstructiunea în cauza si o transmite spre executie.

Selectia de planificare se efectueaza în functie de resurse si constrângeri adica: - O instructiune se executa daca are operanzi si resurse.

- daca nu are operanzi si resurse instructiunea nu se executa.

Daca previziunea a fost corecta s-a câstigat timp, daca nu atunci se va alege de catre "Selectia frecventa" o noua secventa care va initia un mare ciclu de executie.

Trebuie subliniata existenta a 3 unitati de executie distincte pentru:

operatii cu întregii

operatii în virgula mobila

instructiuni MMX

Aceste instructiuni sunt specifice arhitecturilor microprocesoarelor evoluate si reprezinta o extensie a restului de instructiuni.

Aceasta extensie utilizeaza organizarea de tip SIMD (Single Instruction Multiple Date) care consta îm procesarea în paralel a datelor obtinându-se astfel o crestere a vitezei software-ului în cazul aplicatiilor de comunicatii si multimedia.

Tehnologia MMX se aplica si în cazul microprocesoarelor PIII, fiind cunoscuta sub numele Steraming SIMD Extension.

3. Unitate de Retinere - Ordonare

are schema bloc din figura urmatoare-4.05:

Aceasta unitate îndeplineste urmatoarele sarcini:

refacerea secventei (succesiunii) originale a instructiunilor

ordonarea si depunerea lor în Stiva de registre.

4. Interfata cu magistrala

este cea care asigura legatura dintre unitatea centrala si exterior. Aceasta unitate se regaseste la toare microprocesoarele Intel, începând de la 8086 pentru asigurarea acestei legaturi, unitatea are schema bloc din figura 4.06.