Documente online.
Zona de administrare documente. Fisierele tale
Am uitat parola x Creaza cont nou
 HomeExploreaza
upload
Upload




CIRCUITE LOGICE FUNDAMENTALE

tehnica mecanica








CIRCUITE LOGICE FUNDAMENTALE




1. SCOPUL LUCR_RII


Sunt prezentate caracteristicile constructiv func_ionale ale familiei de circuite integrate TTL _i principalii parametri statici _i dinamici ai acestei familii.


2.CONSIDERA_II TEORETICE


Circuitele integrate din familia TTL sunt frecvent utilizate, în special în echipamente numerice ce necesit_ viteze mari de prelucrare a semnalelor. Circuitul din figura 2.1 reprezentând o poart_ _I-NU, este un element fundamental, care se reg_se_te în structura majorit__ii componentelor integrate TTL.

Fig.2.1

2.1 Func_ionarea circuitului

Etajul de intrare este caracterizat de folosirea tranzistorului multiemitor Q1, a c_rui num_r de emitoare d 19419j98t etermin_, direct, num_rul de intr_ri ale por_ii. Din cauza fronturilor abrupte ale semnalelor, caracteristice func_ion_rii circuitelor TTL, pot ap_rea pe intr_rile circuitului oscila_ii parazite, chiar dac_ firele de leg_tur_ între por_i sunt scurte. Oscila_iile apar deoarece aceste conexiuni se comport_ ca linii de transmisie _i sunt înc_rcate cu sarcini neadaptate. Astfel, de exemplu, o tranzi_ie din "1" în "0" la ie_irea por_ii de comand_ poate genera la intrarea por_ii comandate salturi negative mai mari de 2 V. Acestea pot duce la str_pungerea jonc_iunii baz_-emitor corespunz_toare, dac_ celelalte intr_ri ale por_ii sunt "1" logic, atr_gând dup_ sine un consum suplimentar de curent _i generarea zgomotului. Ca remediu se folosesc diodele de limitare D1 _i D2 pe intr_rile circuitului.

Tranzistorul Q2 îndepline_te func_ia de comand_ în contratimp a etajului de ie_ire realizat cu tranzistoarele Q3 _i Q4 _i dioda D3.

Pentru a ar_ta func_ionarea electric_ a circuitului din figura 2.1, s_ presupunem mai întâi c_ una dintre intr_ri este conectat_ la mas_ (nivel logic "0"). Ca urmare, tranzistorul Q1 se satureaz_ _i datorit_ sc_derii poten_ialului din colectorul s_u, tranzistorul Q2 se blocheaz_. Poten_ialul sc_zut din emitorul lui Q2 determin_ blocarea tranzistorului Q4.

Tranzistorul Q3 va conduce, fiind comandat de poten_ialul ridicat din colectorul tranzistorului Q2. La ie_ire se va ob_ine o valoare ridicat_ de tensiune, corespunz_tor nivelului logic "1".

Dac_ la ambele intr_ri se aplic_ o tensiune corespunz_toare nivelului logic "1", jonc_iunile baz_-emitor ale tranzistorului Q1 sunt polarizate invers _i tranzistorul lucreaz_ în regiunea activ_ invers_. În acest caz jonc_iunea baz_-colector a tranzistorului Q1 _i jonc_iunile baz_-emitor ale tranzistoarelor Q2 _i Q4 formeaz_ un lan_ de diode polarizate direct prin rezisten_a R1 de la plusul sursei de alimentare. În consecin__ tranzistoarele Q2 _i Q4 se vor satura. În acela_i timp, tranzistorul Q3 se blocheaz_ deoarece baza lui se afl_ la un poten_ial mai mic decât poten_ialul emitorului s_u datorit_ decalajului de tensiune introdus de dioda D3. Se ob_ine astfel la ie_ire o tensiune egal_ cu tensiunea de satura_ie colector-emitor a tranzistorului Q4, corespunz_toare nivelului logic "0".

Analizând func_ionarea por_ii, din punct de vedere logic, se observ_ c_ ea realizeaz_ func_ia _I-NU, adic_:


Tranzistoarele Q3 _i Q4, constituite într-un etaj de ie_ire în contratimp, permit conectarea unei importante sarcini capacitive, far_ o înr_ut__ire accentuat_ a timpului de comutare.


2.2 Parametrii circuitului

Parametrii circuitului din figura 2.1 se încadreaz_ în valorile standardizate pentru întreaga familie de circuite integrate TTL. Nivelele logice de intrare _i ie_ire au garantate urm_toarele valori:

- VIL - nivelul de tensiune necesar pentru a avea nivel logic "0" la intrare. Valoarea maxim_ permis_ pentru a realiza sigur aducerea ie_irii în starea dorit_ este de 0.8 V.

- VIH - nivelul de tensiune necesar pentru a avea nivel logic "1" la intrare. Valoarea minim_ permis_ este de 2 V.

- VOL - nivelul de tensiune la ie_ire în starea "0" logic. Valoarea maxim_ garantat_ este de 0.4 V.

- VOH - nivelul de tensiune la ie_ire în starea "1" logic. Valoarea minim_ garantat_ este de 2.4 V.

- VT - reprezint_ tensiunea de prag la care tensiunile de intrare _i de ie_ire sunt egale.

Se observ_ c_ tensiunea de ie_ire maxim_ garantat_ pentru nivelul "0" logic este cu 0.4 V mai mic_ decât tensiunea de intrare maxim_ permis_ pentru acest nivel logic, iar tensiunea de ie_ire minim_ garantat_ pentru nivel "1" logic este cu 0.4 V mai mare decât tensiunea de intrare minim_ permis_ pentru acest nivel logic. Aceast_ marj_ de siguran__ de 0.4 V, pentru ambele st_ri logice, este denumit_ margine de zgomot în curent continuu garantat_. Se asigur_ astfel compatibilitatea între orice ie_ire _i intrare în cadrul familiei TTL, fiecare ie_ire putând comanda, în cazul seriei normale, pân_ la 10 sarcini TTL, cu o margine de siguran__ garantat_ de 0.4 V.

Pentru nivelul de ie_ire "0" logic impedan_a de ie_ire este în jur de 10 , iar pentru "1" logic de 70 . Aceste valori sc_zute asigur_ posibilitatea înc_rc_rii _i desc_rc_rii rapide a capacit__ilor de ie_ire.

Impedan_a de intrare pentru nivel logic "0" este de aproximativ 40 K , în paralel cu o capacitate de 1.5 pF, iar pentru nivelul "1" logic la intrare de 400 K , în paralel cu aceea_i capacitate.

Pentru familia de circuite TTL standard curen_ii de intrare, respectiv de ie_ire au

urm_toarele valori nominale:

Fig.2.2


- la intrare, pentru starea "1" logic, o poart_ TTL absoarbe 40 A, iar în starea "0" logic genereaz_ 1.6 mA pe intrarea respectiv_;

- la ie_ire, pentru starea "1" logic, poarta genereaz_ maximum 400 A, iar pentru starea "0" logic absoarbe maximum 16 mA.

Caracteristica de intrare II=f(VI) se poate ridica cu ajutorul schemei din figura 2.2.

Curentul de intrare este determinat, în principal de rezisten_a R1 _i este func_ie de tensiunea de alimentare Vcc, temperatura de lucru _i tensiunea de intrare.

Caracteristica de ie_ire VOL=f(IOL) se poate ridica cu ajutorul schemei din figura 2.3 iar caracteristica VOH=f(IOH) cu schema din figura 2.4.


Fig.2.3

Fig.2.4

Scurtcircuitarea ie_irii la mas_ poate determina prin tranzistorul Q3 un curent cuprins între 18 _i 55 mA, dac_ Q3, D3 _i R4 func_ioneaz_ static corect. Acest curent nu este periculos dac_ are o durat_ scurt_. Varia_ia curentului de scurtcircuit cu tensiunea de alimentare se poate urm_ri cu ajutorul schemei din figura 2.5.

Fig.2.5

Este important_ verificarea curentului de scurtcircuit deoarece o valoare prea mare ar distruge poarta iar o valoare prea mic_ ar m_ri timpii de comutare din "0" în "1" logic.

În cadrul familiei de circuite integrate TTL exist_ mai multe serii de circuite, care se deosebesc în principal prin compromisul realizat între puterea disipat_ pe poart_ _i timpul de propagare, a_a cum rezult_ din tabelul de mai jos:



74LS

74S

74ALS

74AS

Puterea disipat_/poart_ tipic [mW] static






Timp de propagare tipic [ns]







74 - Seria TTL normal_;

74LS - Low-Power Schottky TTL;

74S - Schottky TTL;

74ALS - Advanced Low-Power Schottky TTL;

74AS - Advanced Schottky TTL.

Circuitele din seria 5400 (sau CDB cu sufixul E) sunt destinate aplica_iilor militare. Gama tensiunilor de alimentare admise este (4.5 5.5) V într-o gam_ de temperaturi de lucru admise de (-55 C.

Circuitele din seria comercial_ 7400 (sau CDB cu sufixul EM) sunt destinate aplica_iilor civile. Gama tensiunilor de alimentare admise este (4.75 5.25) V iar gama temperaturilor de lucru admise (0 C.

Caracteristica de transfer a por_ii _I-NU standard este prezentat_ în figura 2.6 iar schema ce se poate utiliza pentru ridicarea acestei caracteristici în figura 2.7.

Fig.2.6

Fig.2.7

Circuitul format din R1, D1-D4, conectat la ie_irea por_ii simuleaz_ o impedan__ echivalent_ cu 10 sarcini TTL. Diodele sunt de tipul 1N4148 iar C1 include capacit__ile de ie_ire a sondelor _i ale sistemului de conectare.

Dac_ tensiunea de intrare VI cre_te de la 0 V pân_ la VB, ie_irea por_ii se afl_ la poten_ial ridicat _i depinde relativ pu_in de sarcina circuitului. La cre_terea poten_ialului VI peste valoarea corespunz_toare punctului B, curentul de baz_ al tranzistorului Q1 este treptat transferat din emitor în colector, iar tranzistorul Q2 începe s_ conduc_ u_or. Amplificarea realizat_ pe por_iunea BC de tranzistorul Q2 este -R2/R3. Tranzistorul Q3 func_ioneaz_ ca repetor pe emitor, iar Q4 este blocat. Pentru valori VI>V0, tranzistorul Q4 începând s_ conduc_ determin_ o varia_ie mai rapid_ a tensiunii de ie_ire cu tensiunea de intrare (por_iunea CD). Aceast_ varia_ie rapid_ a lui V0 prin intrarea în conduc_ie a tranzistorului Q4 se datoreaz_ atât sc_derii poten_ialului colectorului acestuia cât _i reducerii impedan_ei de emitor a tranzistorului Q2 care duce la cre_terea amplific_rii sale. Tranzistoarele Q2, Q3 _i Q4 conduc în regiunea activ_ normal_, ceea ce duce la închiderea unei bucle de reac_ie pozitiv_ (colectorul lui Q2-baza lui Q3-dioda D3-colectorul lui Q4 _i emitorul lui Q2) _i dac_ frontul impulsurilor aplicate pe intrarea por_ii este mare (>100ns), la ie_ire apar oscila_ii de înalt_ frecven__. Pe de alt_ parte, pe aceast_ por_iune a caracteristicii de transfer (~1.5 V pentru VI) cre_te consumul de la sursa de alimentare, curentul absorbit de etajul final fiind limitat doar de rezisten_a R4. Ca efect al acestui fenomen sunt vârfurile de tensiune pe liniile de alimentare, pentru înl_turarea c_rora se monteaz_ capacit__i de decuplare. Pentru tensiuni de intrare mai mari de 2V, prin blocarea lui Q3 _i saturarea lui Q4 tensiunea de ie_ire r_mâne practic constant_ _i egal_ cu VCEsat a tranzistorului Q4.

Fig.2.8

Fig.2.9

Caracteristicile dinamice ale circuitelor TTL se pot determina cu ajutorul circuitului din figura 2.8, care simuleaz_ înc_rcarea unei por_i cu 10 sarcini TTL. Timpii de cre_tere tr _i de c_dere tf se definesc între 0.1 _i 0.9 din amplitudinea semnalului (figura 2.9). Pentru circuitele TTL standard ace_tia au valori tipice de 8ns _i respectiv 5ns. Timpul de propagare reprezint_ intervalul de timp între aplicarea semnalului de intrare _i ob_inerea r_spunsului la ie_irea circuitului logic. Timpul de propagare pentru tranzi_iile din starea 0 logic (nivel L) în starea 1 logic (nivel H), tpLH, difer_ în general de cel pentru tranzi_iile din starea 1 logic în 0 logic, tpHL. Valorile tipice pentru seria CDB sunt tpHL=8ns _i tpLH=12ns. Timpul de propagare mediu se calculeaz_ cu formula:


Ace_ti timpi sunt influen_a_i de num_rul de sarcini, de temperatur_ _i de tensiunea de alimentare.





3. MERSUL LUCR_RII


Se ridic_, cu ajutorul circuitului din figura 2.7, caracteristica de transfer pentru diferite tensiuni de alimentare. Se verific_ în continuare nivelele garantate la ie_ire în func_ie de valorile tensiunii permise la intrare.

Se traseaz_ caracteristica de intrare cu ajutorul circuitului din figura 2.2 pentru diferite valori ale tensiunii de alimentare.

Se traseaz_ caracteristicile de ie_ire cu ajutorul circuitelor din figurile 2.3 _i 2.4 în acelea_i condi_ii de alimentare, curen_ii luând valori între 2mA _i 30 mA.

Se urm_re_te varia_ia curentului de scurtcircuit în func_ie de tensiunea de alimentare cu ajutorul circuitului din figura 2.5.

Cu ajutorul circuitului din figura 2.8 se va analiza comportarea dinamic_ a circuitelor puse la dispozi_ie. Pentru o eventual_ eviden_iere mai semnificativ_ a timpilor de propagare se pot conecta în cascad_ un num_r mai mare de por_i. Semnalul de la ie_irea generatorului va avea o frecven__ peste 1MHz.


4. CON_INUTUL REFERATULUI


- Prezentarea sumar_ a caracteristicilor circuitelor TTL.

- Configura_ia terminalelor pentru circuitele utilizate în lucrare.

- Schemele circuitelor de m_sur_, tabele cu m_sur_tori _i grafice reprezentând caracteristicile ridicate.

- Diagramele de semnale ob_inute în analiza comport_rii dinamice a circuitelor TTL.


Document Info


Accesari: 1799
Apreciat: hand-up

Comenteaza documentul:

Nu esti inregistrat
Trebuie sa fii utilizator inregistrat pentru a putea comenta


Creaza cont nou

A fost util?

Daca documentul a fost util si crezi ca merita
sa adaugi un link catre el la tine in site


in pagina web a site-ului tau.




eCoduri.com - coduri postale, contabile, CAEN sau bancare

Politica de confidentialitate | Termenii si conditii de utilizare




Copyright © Contact (SCRIGROUP Int. 2024 )