Decodificatorul 74LS 138
|
|
zeaza pentru realizarea decodificatoarelor pentru memorii si porturi.
Schema sa functionala se prezinta în figura 1.01. Se observa existenta terminalelor specifice unui asemenea circuit si anume :
(tabelul 1.01).
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
X |
X |
X |
X |
X |
|
|
|
|
|
|
|
|
|
X |
|
X |
X |
X |
X |
|
|
|
|
|
|
|
|
|
X |
X |
|
X |
X |
X |
|
|
|
|
|
|
|
|
3 intrari de date -
3 intrari de validare - 
8 iesiri 
La cele 3 intrari de date se prezinta în
cod binar iesirea la care se va regasi valoarea logica 0, activarea unei iesiri
facându-se la acest nivel logic
semnalizat prin 
.
Selectare unei iesiri, conform codului prezentat la intrarile de date se produce doar daca toate intrarile de validare (enable) sunt activate, adica :
În orice alta situatie nici una din iesiri nu se activeaza, conform celor prezentate în tabelul de adevar. (tabelul 1.01).
Decodificatorul 74LS139
Este un circuit decodificator dublu de la 2 la 4. El se utilizeaza la realizarea decodificatoarelor pentru memorii si porturi.
|
|
Conform celor prezentate pentru precedentul circuit capsula contine doua decodificatoare identice de la 2 la 4. Schema sa functionala se prezinta în figura 1.02.
tabelul 1.02
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
X |
X |
|
|
|
|
Se observa existenta terminalelor specifice unui asemenea circuit si anume :
2 intrari de date pentru fiecare decodificator
si 
respectiv
si 
câte 1 intrare de validare (enable) pentru fiecare decodificator
câte 4 iesiri pentru fiecare decodificator notate
|
|
|
|
Schema functionala a circuitului se prezinta în figura 1.04.
Observam ca avem de-a face cu doua amplificatoare separatoare cu câte 4 cai, fiecare amplificator având si o intrare de validare activa la nivel logic 0. Terminalele specifice unui asemenea circuit sunt :
câte 4 intrari de date pentru fiecare amplificator separator
respectiv
câte o intrare de validare pentru fiecare amplificator separator, comuna pentru cele 4 cai
a 3 - a stare
unde :
si 
Admiterea transferului pentru si oricare din amplificatoarele separatoare se produce doar daca intrarea de validare (enable) este activa, adica :
Din tabelul de adevar
(functional) al circuitului se observa ca pentru 
oricare din iesiri are un nivel
nedefinit numit generic a 3-a stare. Aceasta înseamna ca în
aceasta situatie nivelul iesirii 
este determinat de alte circuite conectate împreuna cu (la) ea.
Amplificatorul Separator 74LS245
|
|
Schema terminalelor sale se prezinta în figura 1.05.
|
|
Schema functionala a circuitului se prezinta în figura 1.06.
Observam ca de aceasta data este posibil transferul bidirectional al informatiei, însa efectul de separare amplificare are sens controlat si determinat de nivelul semnalului DIR.
Terminalele specifice unui asemenea circuit sunt :
- 8 perechi intrari/iesiri 
(porti bidirectionale cu
trei stari)
- 1 intrare comuna de validare -
Functionarea circuitului este :
DIR
Transfer
Aj la Bj
Bj la Aj
X
A 3 a stare
Registrul 74 LS 373
|
|
un registru
|
|
Cu 8 ranguri, fiecare bistabil din componenta fiind de tipul cu 3 stari. În aplicatiile cu microprocesoare el se utilizeaaza pentru de multiplexarea magistralelor magistralelor microprocesoarelor.. A cunoscut o larga raspândire în aplicatiile ce utilizeaza microprocesorul 8086. Configuratia functionala a terminalelor cipului se prezinta în figura 1,xx. Pentru realizarea functiilor pentru care a fos concepu, registrul are o schema interna ca cea din figura 1.xx. Din analiza acestei a observam existenta a 8 bistabile de tip D corespunzatoare rangurilor registrului. Registrul este prevazut cu urmatoarele intrari/iesiri:
- 8 intrari de date notate 1D - 8D
|
|
Dupa cum rezulta din denumirea circuitului avem de-a facecu o memorie programabila (P) electric (E), destinata citirii (ROM). Ea are o capacitate de 256 kilobiti grupati în 32 de kiloocteti (kO). Schema functionala a circuitului se prezinta în figura 1.xxx. Ea corespunde functiunilor/facilitatilor pe care circuitul trebuie sa le realizeze/asigure în cadrul unui sistem cu microprocessor. Terminalele specifice circuitului sunt:
- 15 intrari de adresa notate AD0 - AD14. Numarul de intrari este argumentat de faptul ca trebuie adresat oricare din cei 32 kOcteti de memorie, adica mathematic:
|
|
Aceasta din urma intrare se utilizeaza doar atunci când se face programarea memoriei. Din punctual de vedere al prezentului curs nu prezinta interes etapa de programare a memoriei. Pentru noi aici si acum, parafrazând un ilustru profesor al meu, EPROM 27256 si altele se considera programat. Aceasta înseamna ca se realizeaza doar cicluri de citire, când liniile de date O0 - O7 sunt iesiri. În aceasts varianta de functionare -citire din memorie - intrarea corespunzatoare tensiunii de programare se conecteaza la Vcc. Pentru ilustrarea functionarii memoriei EPROM 27256 în figura 1.10 se prezinta diagramele temporale ale semnalelor caracteristice si anume:
- o intrare de adresa
- o iesire
- intrarea de selectie
- intrarea de validare a iesirii
Pentru efectuarea unui ciclu de citire trebuie respectata succeasiunea
temporala a semnalelor de selecsie ( ) si validare- OE barat. Pelanga aceast, este necesar sa se sina seama si de restricsiile cantitative referitoare la valorile finite necesare ale întîrzierilorsi anume:
- t1 -întîrzierea necesara a semnalului de selectie
- tCE- întîrzierea fasa de semnalul de selectie
- tOE.- întîrzierea fata desemnalul de validare
Ca rezultat al celor de mai sus apare untimp finit de acces (la memorie) tACC, definit conform figurii 1.10, de care trebuie sa se tina seama în aplicatile în care se pune problema controlului proceselor rapide.
Ca ordin de marime facem precizarea ca în cazul acestui tip de memorie timpul de acces nu depaseste valorile:
|
|
Ea are o capacitate de 512 kilobiti grupati în 64 de kiloocteti (kO). Conform cu cele de mai sus, memoria are schema functionala din figura 1.11. Pentru asigurarea functionalitatii circuitul dispune de:
Aceste liniii se constituie în cazul functionarii curente ca iesiri
- 1 intrare de selectie 
- 1 intrare de validare / programare / Vpp
Desigur ca la pinii de acces enumerati se adauga pinii de alimentare Vcc si de masa GND. Ca si în cazul memoriilor anterior prezentate si în cazul ultimei prezinta interes doar functionarea în faza de citire.
|
|
- 1 intrare de selectie 
- 1 intrare de validare a iesirilor 
- 1 intrare de comanda a scrierii-
a GND. Diagramele din figura 1.13 prezinta semnalele de comanda necesare si functionarea memoriei într-o secventa de citire (din memorie). În diagrama nu exista referire la semnalul de validare a scrierii, el fiind inactiv în secventa de scriere adica:
.
Secventa de citire a unui octet dintr-o memorie ram este guvernata de urmatori timpi specifici:
- durata unui ciclu de
citire
- timp de acces la
citire (la octetul ce urmeaza a fi citit)
- întârziere fata
de semnalul de selectie
- întârziere
fata de semnalul de validare
Semnalele de comanda necesare si functionarea memoriei într-o secventa de scriere (în memorie) se prezinta în figura 1.14
Pe lânga semnalele aferente, secventa de scriere este caracterizata de o serie de timpispecifici si anume:
- durata timpului de scriere
timpul de acces la scriere
durata semnalului de selectiescriere
durata semnalului de scriere
|
|
|
|
|
